Tiêu chuẩn ngưỡng kép
Cái gọi là chuẩn ngưỡng kép, dành cho mạch số, mạch số chỉ biểu thị hai trạng thái 1 và 0, trong mạch thực tế cần thống nhất điện áp nào cho 1, điện áp nào cho 0 Các mạch kỹ thuật số ở ngưỡng kép được xác định, ví dụ như TTL.
Tiêu chuẩn cấp độ giao diện:
Đối với đầu ra, yêu cầu điện áp cho trạng thái 1 lớn hơn hoặc bằng 2,4V và yêu cầu điện áp cho trạng thái 0 nhỏ hơn hoặc bằng 0,5V;
Đối với đầu vào, trạng thái 1 bắt buộc phải lớn hơn hoặc bằng 2,0V và trạng thái 0 bắt buộc phải nhỏ hơn hoặc bằng 0,8V;
TTL
TTL là từ viết tắt của Logic Transistor-Transistor và như bạn có thể thấy từ tên của nó, mục đích ban đầu của tiêu chuẩn cấp độ giao diện này là được sử dụng giữa các hệ thống kỹ thuật số dựa trên cấu trúc bóng bán dẫn.
Các mạch kỹ thuật số hoạt động theo tiêu chuẩn giao diện TTL phải có nguồn điện tiêu chuẩn 5V cho các thiết bị hoạt động bên trong, với các điều kiện đầu ra và đầu vào sau:
Đối với đầu ra, yêu cầu điện áp cho trạng thái 1 lớn hơn hoặc bằng 2,4V và yêu cầu điện áp ở trạng thái 0 nhỏ hơn hoặc bằng 0,5V;
Đối với thiết bị đầu cuối đầu vào, yêu cầu phán đoán của trạng thái 1 lớn hơn hoặc bằng 2,0V và yêu cầu phán đoán của trạng thái 0 nhỏ hơn hoặc bằng 0,8V; So sánh các yêu cầu điện áp đầu ra và đầu vào,
Có thể thấy rằng các yêu cầu đầu ra của điện áp đầu ra so với tiêu chuẩn xác định van kép phía đầu vào
nghiêm ngặt hơn, chủ yếu là tính đến sự can thiệp của nhiễu và tốc độ truyền tín hiệu điện giữa đầu ra và đầu vào. , để làm cho tiêu chuẩn xác định van kép trở nên đáng tin cậy hơn.
LVTTL
Bởi vì có một khoảng trống lớn giữa 2,4V và 5V, điều này không mang lại lợi ích đáng kể nào trong việc cải thiện nhiễu mà còn làm tăng mức tiêu thụ điện năng của hệ thống và do chênh lệch mức lớn giữa trạng thái kỹ thuật số 1, 0, nhưng cũng ảnh hưởng đến tốc độ phản hồi của mạch kỹ thuật số. Vì vậy, sau này dải điện áp TTL sẽ được nén lại một số, từ đó hình thành nên LVTTL - Logic Transistor-Transistor điện áp thấp, tức là chuẩn mức TTL điện áp thấp. Phần sau đây mô tả hai tiêu chuẩn LVTTL hiện đang được sử dụng phổ biến:
LVTTL3V3
LVTTL3V3 có nghĩa là nguồn điện tiêu chuẩn cho các thiết bị hoạt động bên trong của nó là 3,3V và các điều kiện đầu ra và đầu vào như sau:
Đối với đầu ra, yêu cầu điện áp cho trạng thái 1 lớn hơn hoặc bằng 2,4V và yêu cầu điện áp đối với trạng thái 0 nhỏ hơn hoặc bằng 0,4V;
Đối với đầu vào, yêu cầu phán đoán cho trạng thái 1 lớn hơn hoặc bằng 2,0V và yêu cầu phán đoán cho trạng thái 0 nhỏ hơn hoặc bằng 0,8V;
Có thể thấy so sánh các yêu cầu về điện áp đầu ra và đầu vào, để đảm bảo tính ổn định của việc xác định hai van và khả năng chống ồn, các yêu cầu về điện áp đầu ra vẫn nghiêm ngặt hơn so với phía đầu vào của việc xác định hai van của tiêu chuẩn, điểm này giống nhau đối với tất cả các tiêu chuẩn giao diện hệ thống kỹ thuật số và sẽ không được lặp lại sau này.
LVTTL2V5
LVTTL2V5 có nghĩa là nguồn điện tiêu chuẩn của thiết bị hoạt động bên trong là 2,5V, đầu ra và đầu vào như sau:
Đối với đầu ra, yêu cầu điện áp cho trạng thái 1 lớn hơn hoặc bằng 2,0V và yêu cầu điện áp cho trạng thái 0 nhỏ hơn hoặc bằng 0,2V;
Đối với đầu vào, yêu cầu xác định đối với trạng thái 1 lớn hơn hoặc bằng 1,7V và yêu cầu xác định đối với trạng thái 0 nhỏ hơn hoặc bằng 0,7V.
CMOS
CMOS là từ viết tắt của Chất bán dẫn oxit kim loại bổ sung, và từ cách đặt tên của nó, có thể thấy rằng mục đích ban đầu của tiêu chuẩn cấp độ giao diện này được sử dụng giữa các hệ thống kỹ thuật số dựa trên NMOS, PMOS bao gồm cấu trúc ống MOS.
Các mạch kỹ thuật số hoạt động theo tiêu chuẩn giao diện CMOS có nguồn điện tiêu chuẩn 5V cho các thiết bị hoạt động bên trong và các điều kiện đầu ra và đầu vào như sau:
Đối với phía đầu ra, yêu cầu điện áp cho trạng thái 1 lớn hơn hoặc bằng 4,45V và yêu cầu điện áp ở trạng thái 0 nhỏ hơn hoặc bằng 0,5V;
Đối với phía đầu vào, yêu cầu phán đoán của trạng thái 1 lớn hơn hoặc bằng 3,5V và yêu cầu phán đoán của trạng thái 0 nhỏ hơn hoặc bằng 1,5V.
CMOS có khả năng chịu nhiễu lớn hơn nhiều so với giao diện TTL và trở kháng đầu vào của nó lớn hơn nhiều so với trở kháng đầu vào TTL.
LVCOMS
Giống như TTL, CMOS cũng đã tạo ra tiêu chuẩn giao diện LVCMOS tương tự dựa trên các cân nhắc về mức tiêu thụ điện năng và tốc độ phản hồi, đồng thời vì các ống MOS có ngưỡng bật thấp hơn nhiều so với bóng bán dẫn nên LVCMOS dễ dàng giao tiếp hơn khi sử dụng điện áp thấp hơn LVTTL. Phần sau đây mô tả một số tiêu chuẩn LVTTL được sử dụng phổ biến hiện nay:
LVCOMS3V3
LVCMOS3V3 có nghĩa là nguồn điện tiêu chuẩn cho các thiết bị hoạt động bên trong của nó được cung cấp ở mức 3,3 V. Điều kiện đầu ra và đầu vào như sau:
Đối với phía đầu ra, yêu cầu điện áp cho trạng thái 1 lớn hơn hoặc bằng 3,2V và yêu cầu điện áp ở trạng thái 0 nhỏ hơn hoặc bằng 0,4V;
Đối với đầu vào, yêu cầu xác định đối với trạng thái 1 lớn hơn hoặc bằng 2,0V và yêu cầu xác định đối với trạng thái 0 nhỏ hơn hoặc bằng 0,7V.
LVCOMS2V5
LVCMOS2V5 có nghĩa là nguồn điện tiêu chuẩn của thiết bị hoạt động bên trong của nó được cung cấp ở mức 2,5V và các điều kiện đầu ra và đầu vào như sau:
Đối với phía đầu ra, yêu cầu điện áp cho trạng thái 1 lớn hơn hoặc bằng 2,0V và yêu cầu điện áp ở trạng thái 0 nhỏ hơn hoặc bằng 0,4V;
Đối với đầu vào, yêu cầu xác định đối với trạng thái 1 lớn hơn hoặc bằng 1,7V và yêu cầu xác định đối với trạng thái 0 nhỏ hơn hoặc bằng 0,7V.
LVCOMS1V8
LVCMOS1V8 có nghĩa là nguồn điện tiêu chuẩn cho thiết bị hoạt động bên trong của nó là VCC=1.8V, tất nhiên có một mức dung sai nhất định, nhưng không giống như mức tiêu chuẩn được giới thiệu trước đó, dung sai này ảnh hưởng đến các điều kiện đầu ra và đầu vào của nó, được giới thiệu như sau:
Đối với đầu ra, yêu cầu điện áp cho trạng thái 1 lớn hơn hoặc bằng VCC-0,45V (hoặc 1,35V nếu VCC chính xác bằng 1,8V) và yêu cầu điện áp cho trạng thái 0 nhỏ hơn hoặc bằng 0,45V;
Đối với đầu vào, việc xác định trạng thái 1 yêu cầu lớn hơn hoặc bằng 0,65 lần VCC (hoặc 1,17V nếu VCC chính xác bằng 1,8V) và việc xác định trạng thái 0 yêu cầu nhỏ hơn hoặc bằng 0,35 lần VCC (hoặc 0,63). V nếu VCC chính xác bằng 1,8V).
LVCOMS1V5
Ý nghĩa của LVCMOS1V5, tức là nguồn điện tiêu chuẩn cho các thiết bị hoạt động bên trong của nó là VCC=1,5V, và dung sai của nó cũng ảnh hưởng đến điều kiện đầu ra và đầu vào của nó, như được mô tả dưới đây: Đối với phía đầu ra, LVCMOS1V5 không có yêu cầu rõ
ràng , nhưng chắc chắn trạng thái 1 càng gần VCC thì càng tốt và trạng thái 0 càng gần 0V thì càng tốt;
Đối với phía đầu vào, việc xác định trạng thái 1 phải lớn hơn hoặc bằng 0,65 lần VCC (hoặc 0,975V nếu VCC chính xác bằng 1,5V) và việc xác định trạng thái 0 phải nhỏ hơn hoặc bằng đến 0,35 lần VCC (hoặc 0,525V nếu VCC chính xác bằng 1,5V).
LVCOMS1V2
LVCMOS1V2 có nghĩa là nguồn điện tiêu chuẩn cho các thiết bị hoạt động bên trong của nó được cung cấp với VCC=1,2V và khả năng chịu đựng của nó cũng ảnh hưởng đến điều kiện đầu ra và đầu vào của nó, như được mô tả dưới đây: Đối với phía đầu ra, LVCMOS1V2 cũng không có yêu cầu rõ ràng
, nhưng chắc chắn trạng thái 1 càng gần VCC thì càng tốt và trạng thái 0 càng gần 0V thì càng tốt;
Đối với phía đầu vào, việc xác định trạng thái 1 phải lớn hơn hoặc bằng 0,65 lần VCC (hoặc 0,78V nếu VCC chính xác bằng 1,2V) và việc xác định trạng thái 0 phải nhỏ hơn hoặc bằng đến 0,35 lần VCC (hoặc 0,42V nếu VCC chính xác bằng 1,2V).
LVDS
LVDS là tên viết tắt của Tín hiệu vi sai điện áp thấp, tức là Tín hiệu vi sai điện áp thấp, đầu vào và đầu ra của nó khác với các cấp giao diện được mô tả trước đây và yêu cầu hai dây để hoàn thành giao tiếp. Nguyên lý làm việc của nó được thể hiện trong hình dưới đây:
Chèn mô tả hình ảnh vào đây
Phần bên trái của hình trên là đầu ra LVDS, có nguồn dòng không đổi bên trong IS tạo ra giá trị hiện tại khoảng 3,5-4mA không đổi. Vout ngoài cùng bên phải được kết nối với đầu vào của LVDS và một điện trở phù hợp có giá trị điện trở 100 ohm được kết nối song song gần đầu vào R. Bằng cách thay đổi vị trí của dao đôi, công tắc ném kép trong hình trên , hướng của dòng điện trên đường vi sai được thay đổi để biểu thị trạng thái kỹ thuật số 0 và 1, do đó đường vi sai ở đầu nhận sẽ hiển thị mức chênh lệch ±350mV do sự khác biệt về hướng của dòng điện và được sử dụng lần lượt là sự phán xét về trạng thái kỹ thuật số. Do đó, mức chênh lệch ± 350mV sẽ được hiển thị trên đường vi sai tại máy thu do sự khác biệt về hướng dòng điện, và sẽ được sử dụng làm cơ sở để xác định trạng thái số. Ngoài ra còn có một nguồn điện áp phân cực DC VS ở phía bên phải của hình trên, chủ yếu được sử dụng để minh họa rằng hai đầu của Vout trên thực tế thường là điện áp dương và không có mục nào như vậy trong mạch thực tế. Do độ dao động điện áp của LVDS chỉ khoảng 350mV, dòng điện chỉ khoảng 3,5mA và truyền vi sai nên nó có tốc độ cao, tiêu thụ điện năng cực thấp, độ ồn thấp và chi phí thấp và các đặc tính tốt khác.
RS232
RS232 được Hiệp hội Công nghiệp Điện tử Hoa Kỳ EIA (được gọi là Hiệp hội Công nghiệp Điện tử) đã phát triển một tiêu chuẩn giao diện vật lý nối tiếp. RS là tên viết tắt của Tiêu chuẩn Khuyến nghị, nghĩa tiếng Trung của các tiêu chuẩn được khuyến nghị, 232 là số nhận dạng. Chuẩn bus RS232 có tổng cộng 25 đường tín hiệu, đây! Chúng tôi chỉ thảo luận về tiêu chuẩn xác định giao diện cấp độ kỹ thuật số của nó.
Nguồn điện tiêu chuẩn của RS232 là ±12V hoặc ±15V, yêu cầu điện áp ở trạng thái 1 là từ -15V đến -3V và yêu cầu điện áp ở trạng thái 0 là từ 3V đến 15V.
RS485
RS485 tương đương với phiên bản nâng cấp của RS232, tương tự như LVDS, RS485 cũng sử dụng dạng vi sai để truyền thông tin (nhưng RS485 thực sự là truyền hai tín hiệu điện áp về quá khứ) nên khả năng chống nhiễu tốt hơn RS232. ở đây, chúng tôi cũng chỉ quan tâm đến tiêu chuẩn xác định giao diện cấp độ kỹ thuật số của nó.
Trạng thái RS485 1, chênh lệch điện áp giữa hai đường dây bắt buộc phải nằm trong khoảng từ 2V đến 6V; trạng thái 0, chênh lệch điện áp giữa hai đường dây bắt buộc phải nằm trong khoảng từ -6V đến -2V.
Các tiêu chuẩn khác nhau có thể được trộn lẫn?
Phần trên giới thiệu nhiều tiêu chuẩn cấp độ giao diện giữa các hệ thống kỹ thuật số, thường được sử dụng, chúng tôi vẫn khuyên bạn nên chọn cùng một tiêu chuẩn cho cả hai mặt của giao diện hệ thống kỹ thuật số. Tuy nhiên, đôi khi bị giới hạn bởi một số cấu hình của hai bên, có thể không tìm được một tiêu chuẩn cấp độ thống nhất để liên lạc, vậy thì ngoài việc thiết kế các bảng mạch chuyển đổi giao diện thì không còn cách nào khác? Không, trên thực tế, một số tiêu chuẩn cấp độ giao diện khác nhau đều tương thích.
Trước hết, đầu đơn và đầu vi sai không tương thích vì chúng không giống nhau từ kết nối vật lý. Nhưng đối với cùng một loại giao diện, nếu đầu ra của tiêu chuẩn cấp A phù hợp với đầu vào của tiêu chuẩn cấp B thì người ta nói rằng đầu ra của A có thể điều khiển đầu vào của B. Nếu ngược lại thì người ta nói rằng hai tiêu chuẩn cấp độ A và B có thể thúc đẩy nhau. Ví dụ: đầu ra CMOS có thể điều khiển đầu vào TTL, nhưng không thể ngược lại, vì đầu ra trạng thái TTL 1 chỉ lớn hơn hoặc bằng 2,4V và không thể đạt được trạng thái phán đoán CMOS 1 cần phải lớn hơn hoặc bằng 3,5V; tuy nhiên, LVTTL3V3 và LVCMOS3V3 có thể được điều khiển bởi nhau vì đầu ra của chúng có thể đáp ứng các yêu cầu về phán đoán đầu vào của nhau.
quét để wechat:everexceed
